Card đồ họa Expedition Nvidia GT1050Ti do Asus sản xuất là phiên bản rút gọn của bộ chuyển đổi dòng Strix chắc chắn hơn một chút được lắp ráp trên một bo mạch rất giống nhau.
Đôi khi những card màn hình này (giống như nhiều card màn hình khác) ngừng hoạt động do trục trặc trong cơ chế cung cấp dần điện áp hoạt động (chuỗi nguồn). Trong trường hợp này, khi chẩn đoán card đồ họa Nvidia không hoạt động , ở giai đoạn kiểm tra điện áp, người ta xác định rằng không có bất kỳ cái nào trong số chúng xuất hiện, sau đó "có lỗi" sẽ được tìm kiếm và sửa chữa.
Bài viết này thảo luận về một số tính năng của mạch card đồ họa ASUS GeForce GT1050Ti đã được sửa đổi Expedition chịu trách nhiệm hình thành điện áp PEX. Tài liệu được cung cấp ở đây ngoài thông tin được cung cấp trên trang " Sửa chữa card đồ họa Nvidia có điện áp có vấn đề trên đường PEX ". Nó cần thiết như một lời nhắc nhở để làm mới/có được những kiến thức cần thiết để sửa chữa những thẻ đó nếu cần thiết.
Điện áp PEX của card đồ họa ASUS GeForce GT1050Ti Expedition/Strix được hình thành như thế nào?Trên card đồ họa ASUS GTX1050Ti-O4G Expedition, điện áp PEX xuất hiện sau khi cung cấp điện áp +3,3 và 12 V, từ đó tạo thành các điện áp 5, 1,8 và NVVDD (nguồn điện GPU). Sự hiện diện của điện áp PEX là cần thiết để khởi động tầng hình thành điện áp cung cấp bộ nhớ FBVDDQ, sau đó card đồ họa bắt đầu hoạt động bình thường.
Điện áp PEX trên card đồ họa ASUS GT1050Ti O4G-Ex được hình thành bởi điện áp +12 V đến từ chân 1 của bộ chuyển đổi Buck NB671LBGQ-Z (thành phần PU26) qua các chân 8.9, 15.16 (P_PEX_VDD_PHASE) đến cuộn cảm PL3
Vị trí bộ chuyển đổi NB671 và các tiếp điểm nơi điện áp PEX đạt tới:
Sơ đồ chuyển mạch và gán chân của bộ chuyển đổi Buck NB671:
NB671 khởi động với tín hiệu kích hoạt (EN) trên chân 13 - PS_PWR_EN_SEQ, được tạo bởi TC7SZ08FU, phần tử logic AND hai đầu vào trong gói SSOP5.
TC7SZ08FU (Element U3) trên chế độ xem bo mạch đồ họa STRIX-GTX1050TI-O4G-GAMING:
Phân bổ chân TC7SZ08FU:
Để PS_PWR_EN_SEQ (EN của điện áp PEX) xuất hiện ở đầu ra 4 của logic TC7SZ08FU, cần đảm bảo có sự hiện diện của tín hiệu PS_NVVDD_EN_PROT (chân 1) và PS_NVVDD_PG (chân 2):
Tín hiệu PS_NVVDD_PG của phần tử logic xuất phát từ chân 48 của bộ điều khiển UP9501P (phần tử PU32003):
Nếu thiếu PS_NVVDD_PG, điện áp cung cấp của bộ điều khiển PEX_VDD không được tạo ra và giai đoạn nguồn MEM không bật (PG không đến từ đầu ra thứ 4 của NB671 (phần tử PU26).
Để hiểu lý do tại sao tín hiệu PS_NVVDD_PG không xuất hiện trên bộ điều khiểnPWM chính, bạn cần hiểu cách thức hoạt động của nó. Cần đặc biệt chú ý đến các đầu vào PG, vì không có tín hiệu nào trên một trong các đầu vào sẽ khiến PS_NVVDD_PG biến mất ở đầu ra bộ điều khiển.
Các kết nối ba pha điển hình cho bộ điều khiển PLC uP1608P:
Card đồ họa ASUS EX-GT1050Ti-O4G và STRIX-GTX1050TI-O4G-GAMING sử dụng bộ điều khiển PUP UP9501PQGK do uPI Semiconductor sản xuất và đi kèm gói VQFN-48. Bảng dữ liệu của nó chưa được xuất bản, nhưng bạn có thể sử dụng thông tin trên uP1608P, tương tự về sơ đồ chân và chức năng của vi mạch 9501:
Bộ điều khiển up9501p có các phép gán chân sau:
Chân 1 - Tín hiệu P_G_PS2_10 (PS2, đầu vào cài đặt chế độ tiết kiệm điện 2). Chân này được nối với GND thông qua điện trở PGR18 120K để đặt ngưỡng giảm pha:
Chân 2 - P_G_SS_10 (SS, Khởi động mềm) - Kết nối với GND thông qua tụ điện PGC9 0,033UF/16V (nằm ở mặt sau của bo mạch). Đặt thời gian bắt đầu mềm;
Chân 3 - PS_NVVDD_EN (EN, kích hoạt chip). Nếu điện áp trên chân này nhỏ hơn 0,4V thì bộ điều khiển sẽ tắt;
Chân 4 - P_G_DAC_10 (đầu ra DAC), được kết nối với chân trái của hình nộm PGR22 (có lá);
Chân 5 - P_G_EAP_10 (EAP - Đầu vào không đảo của bộ khuếch đại lỗi), Đầu vào không đảo của bộ khuếch đại lỗi. Đã kết nối với REFOUT_10 (chân 5) của chip UP1815AMA8-B2 (phần tử PGU2, điện áp 0,8V) thông qua điện trở 576 OHM PGR58 và tụ gốm chặn PGC29 0,1UF/16V:
Chân 6 - P_G_FB_10 (Phản hồi), đảo ngược đầu vào sang bộ khuếch đại lỗi:
Chân 7 - P_G_COMP_10 (bù COMP) - Đầu ra bộ khuếch đại lỗi;
Chân 8 - P_G_CSP_10 (CSP), đầu vào dương của cảm biến dòng điện bộ khuếch đại GM;
Chân 9 - P_G_R_CSN_10 (CSN), đầu vào âm của cảm biến dòng điện bộ khuếch đại GM;
Chân 10 - P_G_IMAX_10 (Đầu ra chỉ báo Imax), được kết nối với GND thông qua điện trở 9,53K OHM PGR26, dùng để đặt mức bảo vệ quá dòng:
Chân 11 - P_G_OFS_10, nối với GND qua điện trở PGR25 ở 31,6K OHM;
Chân 12 - P_G_PS1_10 (PS1), Chân 1 dùng để cài đặt chế độ tiết kiệm điện. Kết nối với GND qua điện trở PGR27 120K OHM:
Chân 13 - P_G_ISEN4_10 (ISEN4) - Cảm biến dòng điện cấp 4 cho card đồ họa ASUS ROG STRIX GTX 1050 Ti. Không được sử dụng trong GTX 1050 Ti Expedition;
Chân 14 - P_G_ISEN3_10 (ISEN3) - Cảm biến dòng điện cho pha 3. Kết nối cái này với cuộn cảm PGL3 thông qua điện trở PGR41 2,49K:
Chân 15 - P_G_ISEN2_10 (ISEN2) - Cảm biến dòng điện cho pha 2. Kết nối với cuộn cảm PGL2 qua điện trở PGR42 2,49K;
Chân 16 - P_G_ISEN1_10 (ISEN1) - Cảm biến dòng điện cho pha 1. Kết nối với cuộn cảm PGL1 qua điện trở PGR41 2,49K;
Chân 17 - P_G_RT_10 (RT), đầu ra để lập trình tần sốPWM. Kết nối với GND thông qua điện trở 24K PGR35 (nằm ở mặt sau bo mạch);
Chân 18 - P_G_VCC5_20 (VCC5), cung cấp nguồn 5V cho mạch điều khiển. Được cung cấp bởi điện trở PGR36 4,7 ohm (nằm ở mặt sau bo mạch) của bộ chuyển đổi tuyến tính AS7805ADTR-G1 (PU4):
Chân 19 - Không sử dụng;
Chân 20 - P_G_FB + _10 (VOUT), điều khiển điện áp đầu ra. PGR7 được kết nối với chân GPU_NVVDD_Sense của chip GP107-400-A1 thông qua điện trở bằng 0;
Chân 21 - P_G_TM_10, theo dõi nhiệt độ. Kết nối điện trở nhiệt NTC 10K PTR1 TKS/TSM0B103H3371RZ (thực tế có một điện trở 2,94K trên bo mạch):
Chân 22 - P_G_VRHOT_10 (Đầu ra nhiệt VR)
Pin 23 - P_G_PWM4_10 (PWM đầu ra của giai đoạn 4), không được sử dụng trên GTX 1050 Ti Expedition;
Chân 24 - P_G_BST3_30 (BOOT3), tín hiệu BOOT cho pha 3, được kết nối với diode Schottky BAT54AW-L (PGD2) , diode này được kết nối với +12V thông qua điện trở PGR20 2,2 ohm (P_G_VCC12_20):
Chân 25 - P_G_HG3_30 (UG3), cổng điều khiển MOSFET M3054 trên pha 3 (PGQ7):
Chân 26 - P_G_PHASE3_30 (PH3), pha thứ ba;
Chân 27 - P_G_LG3_30 (LG3), đầu ra điều khiển cổng cho MOSFET-a M3056 pha 3 thấp hơn (PGQ9);
Chân 28 - P_G_VCC12_20 (VCC12B), Nguồn điện +12 Volt:
Chân 29 - P_G_LG2_30 (LG2), đầu ra điều khiển cổng cho MOSFET-a M3056 pha 2 thấp hơn (PGQ6);
Chân 30 - P_G_PHASE2_30 (PH2) - Pha thứ hai;
Chân 31 - P_G_HG2_30 (UG2), cổng điều khiển MOSFET M3054 phía trên pha 2 (PGQ4);
Chân 32 - P_G_BST2_30 (BOOT2), Giai đoạn 2;
Chân 33 - P_G_VCC12_20 (VCC12A), nguồn +12V;
Chân 34 - P_G_LG1_30 (LG1), đầu ra điều khiển cổng của MOSFET M3056 cấp dưới pha 1 (PGQ3);
Chân 35 - P_G_PHASE1_30 (PH1), Pha 1;
Chân 36 - P_G_HG1_30 (UG1), cổng điều khiển MOSFET M3054 trên pha 1 (PGQ1);
Chân 37 - P_G_BST1_30 (BOOT1), Giai đoạn 1;
Chân 38-45 - GPIO19_NVAPI_7- GPIO0_NVAPI_0 (VID 7-0), đầu ra bộ chuyển đổi kỹ thuật số sang tương tự;
Chân 46 - P_G_FB-_10 (FBRTN);
Chân 47 - P_G_VRSEL_10 (VRSEL), chọn bảng VID;
Chân 48 - PS_NVVDD_PG (VR_RDY) - Cho biết bộ điều khiển PLC đã sẵn sàng. Tín hiệu cho phép vận hành các giai đoạn tạo điện áp sau
Nguồn: st
